مقاله A 10درbit 250MS/s Pipelined ADC With a Merged S/H & 1s

مقاله A 10درbit 250MS/s Pipelined ADC With a Merged S/H & 1st Stage Using an Optimal Opamp Sharing Technique فایل ورد (word) دارای 5 صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است
فایل ورد مقاله A 10درbit 250MS/s Pipelined ADC With a Merged S/H & 1st Stage Using an Optimal Opamp Sharing Technique فایل ورد (word) کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه و مراکز دولتی می باشد.
این پروژه توسط مرکز مرکز پروژه های دانشجویی آماده و تنظیم شده است
توجه : در صورت مشاهده بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مقاله A 10درbit 250MS/s Pipelined ADC With a Merged S/H & 1st Stage Using an Optimal Opamp Sharing Technique فایل ورد (word) ،به هیچ وجه بهم ریختگی وجود ندارد
بخشی از متن مقاله A 10درbit 250MS/s Pipelined ADC With a Merged S/H & 1st Stage Using an Optimal Opamp Sharing Technique فایل ورد (word) :
سال انتشار: 1390
محل انتشار: نوزدهمین کنفرانس مهندسی برق ایران
تعداد صفحات: 5
چکیده:
This paper presents a very high-speed low-power 10- bit pipelined ADC in a 90nm CMOS technology. A modifiedopamp-sharing technique is proposed which enables merging the S/H and first stage with optimum power saving. The new technique saves power by changing the bias currents of the input and output stages of the amplifier. Stage scaling and low power dynamic comparators are also utilized to reduce power consumption more effectively. Using this approach, a 10-bit 250MSample/s pipelined ADC has been designed in a 90nm CMOS technology. According to HSPICE simulation results, the ADC achieves a 54.5dB SNDR with a nyquist-rate, 1Vp-p,diff input signal while consuming only 29mW with a 1V supply voltage.

کلمات کلیدی :
» نظر